|
 |
 |
|
|
|
|
|
| |
| |
ANÁLISE E ESPECIFICAÇÃO DE PRODUTO
- Pesquisa de mercado
- Análises de viabilidade, riscos e custos
- Especificação em nível de sistema
- Definição da arquitetura
- Especificação de IPs
- Particionamento de blocos analógicos/digitais
- Avaliação e definição da tecnologia de fabricação
- Seleção de fornecedores
PROJETO DIGITAL
- Projeto em nível RTL: Verilog, SystemC e VHDL
- Seleção e desenvolvimento de IPs
- Integração de IPs
- Depuração do projeto
- Ajuste das restrições de projeto: Área/Consumo/Performance
- Realização de metodologias de síntese visando baixo consumo e alto desempenho
- Síntese lógica
- Verificação de atraso (STA)
PROJETO ANALÓGICO
- Modelagem comportamental do circuito
- Projeto e captura do esquemático
- Verificação completa sobre os corners visando melhor rendimento
- Implementação customizada e verificação do leiaute
PROJETO MIXED-SIGNAL
- Validação da arquitetura e dos modelos em nível comportamental
- Integração e verificação do circuito ( esquemático/leiaute) em nívem de sistema
- Verificação funcional em nível de transistores
VERIFICAÇÃO FUNCIONAL
- Criação de planos de testes funcionais
- Criação de ambientes de teste automatizados e auto-testáveis
- Geração de testbenches
- Simulação funcional
- Verificação de IPs
- Verificação baseada em asserções
- Análise de cobertura de código
- Modelagem em alto nível
- Verificação de equivalência lógica
- Acompanhamento dos erros de projeto
- Rotinas de regressão
PROJETO VISANDO TESTABILIDADE
- Especificação, planejamento e gerenciamento dos testes de produção
- Boundary scan customizável (JTAG - IEEE Std. 1149.x)
- Core test wrapper (IEEE Std. 1500)
- Memory BIST para memórias embarcadas
- BIST lógico
- Projeto de scan (parcial/completo/paralelo/com e sem compressão)
- Geração automática de padrões para teste ATPG)
SÍNTESE FÍSICA
- Planejamento topológico incluindo distribuição de PADS
- Síntese física orientada a desempenho
- Implementação de estruturas low-power (MSV/PSO)
- Geração de redes de clock com balanceamento de skew
- Posicionamento e roteamento orientados a desempenho e redução dos efeitos de crosstalk
- Análise e correção de problemas relacionados a integridade de sinais e IRdrop
- Caracterização de bibliotecas em condições específicas de operação (PVT)
- Verificação de atraso multi-modo considerando efeitos de crosstalk e IRdrop
- Geração e verificação de leiaute (DRC/LVS)
INTERFACE COM PRODUÇÃO E VALIDAÇÃO DOS PROTÓTIPOS
- Interface para produção em foundries parceiras
- Encapsulamento e teste em fornecedores parceiros
- Planejamento e especificação de testes para protótipos
- Teste e validação de protótipos
|
| |
|
|
|
|
|
|
|
|
|
|
